Page 55 - MWJC_MarApr2018_eMag

TechnicalFeature 技术特写

的数量由目标EIRP
Tx总功耗/信道=13W 与G/NF确定。尽管
其他: 0.5 流行的设计比率是
RF-DAC: 1 每16至64个有源单
DVGA: 0.5 元一个基带路径，
末级 但实际比率取决于
PA: 8.8 VGA: 1.2 部署场景。例如， 收发器
驱动器: 1 如果采用热点小基 共同馈电
站（或在CPE终端
侧 ） ， 那 么 一 个
(a)
1:16单面板就可以
Rx总功耗/信道=4W 了。一个宏BTS可
以有2至4个子阵列 (a)
降频转换器/LNA: 0.8
面板和64个有源单
40
元，其中每个面板 36
均为双极化面板， 32
RF-ADC: 因此共有4至8个基 28
2.2 功率附加效率(%) 24
DVGA: 0.9 带路径和256至512 20
个有源单元。同时 16
利用数字和模拟波 12 24 26 28 30 32 34 36 38 40 42
增益模块: 0.2
(b) 束成型可最大限度 输出功率(dBm)
地扩大覆盖范围， (b)
图12：发射(a)和接收(b)链的功耗。 或单独向多个用户 图13：采用对称型GaN Doherty PA和开关LNA的集成式
提供空间上相互独 FEM(a)和27.5至29.5GHz的PA性能(b)。
波CMOS收发器的改进以及小信号集成 立的波束。
度的提高，不久后，我们就能目睹更多 有一个重要的问题就是，SiGe前端 确定。为说明这一点，图15显示了每个
全数字波束成型解决方案的部署。 是否能够提供足够的输出功率和效率， 信道所需的平均PA功率（P AVE ）与实现
混合波束成型 以避免使用更高性能的III-V族技术（如 65dBm EIRP的均匀矩形阵列的阵列大
混合波束成型有源阵列的基本框图 GaA或GaN）。利用出色的封装和集成 小和天线增益之间的关系。该图上添加
如图14所示。此处，N个基带信道用于 技术，这两种方法都能够满足严格的天 了最适合每种半导体技术的功率范围指
驱动RF模拟波束成型器，进而将信号分 线格栅间距要求。 示。功率限值根据每项技术的基准进行
为M条路径，并提供独立的相位和幅度 设置，从而避免采用会降低组件可靠性
控制。FEM用于驱动每个M单元子阵列 前端半导体选项 或效率的外来功率合成或方法。随着阵
面板。基带路径和子阵列面板的数量由 RFFE技术选项取决于系统的EIRP 列大小变得越来越大（超过512个有源单
所需空间流或波束的最小数量决定。每 和G/NF要求。这两者都由波束成型增 元），每个单元的功率将变得足够小，
个子阵列面板中波束成型器分支和单元 益确定，而波束成型增益则由阵列大小 以便使用SiGe，然后SiGe可集成至核心

新！
平面背向（隧道）二极管, MBD 系列

型号 I C Y R I I V V
P J V P / V R F
MIN µA MAX µA MAX pF Typ. mV / mW Typ. Ω MIN MIN mV MAX mV
MBD1057-C18 100 200 0.30 1,000 180 2.5 420 135
MBD2057-C18 200 300 0.30 750 130 2.5 410 130
MBD3057-C18 300 400 0.30 500 80 2.5 400 125
MBD4057-C18 400 500 0.30 275 65 2.5 400 120
MBD5057-C18 500 600 0.30 250 60 2.5 400 110
MBD系列平面背向（隧道）二极管是在锗基板上使用钝化平面结构和镀金金属化工艺制造的，可在+110°C下可靠工作。
与标准的隧道二极管不同，I 针对检测器工作最小化了，并提供五个标称值，具有不同程度的灵敏度和视频传输阻抗。
P
www.eclipsemdi.com
408.526.1100
零偏置工作 极佳的温度稳定性 低视频传输阻抗 跟我们谈谈采购吧。

52 Microwave Journal China 微波杂志 Mar/Apr 2018